分支预测提前估计程序可能采用的执行路径_算术逻辑单元执行加减和逻辑等运算_并行程序性能受到串行部分的限制

计算机体系结构规定处理系统的重要组织方式。微架构描述实现指令集的具体内部结构。同一指令集可以由不同微架构实现。程序计数器保存后续执行位置的相关信息。寄存器为处理器提供快速访问的少量存储。算术逻辑单元执行加减和逻辑等运算。控制单元协调指令执行所需的内部动作。

流水线通过重叠多个阶段提高处理吞吐。流水线加深不一定提高单条指令的执行速度。数据相关可能阻碍指令之间的并行执行。分支预测提前估计程序可能采用的执行路径。预测错误会使部分已执行工作需要撤销。乱序执行在条件允许时调整指令执行次序。最终提交需要保持程序规定的可见语义。超标量设计能够同时调度多条指令执行。

缓存命中表示目标数据已在相应层级中。缓存未命中可能需要访问更慢的存储层。时间局部性指近期访问内容可能再次使用。空间局部性指相邻地址可能在近期被访问。缓存行是缓存传输和管理的基本数据块。伪共享发生在独立数据共占缓存行时。缓存一致性维护多个副本的相关访问关系。内存一致性模型规定并发访问的可见顺序。